Speaker
Description
Este estudo compara a funcionalidade de transistores de potência com arranjos de porta fechada (ELT - Enclosed Layout Transistor) e retangular, com foco em sua tolerância à dose total de ionização (TID - Total Ionizing Dose) em ambientes hostis. A pesquisa investiga a influência da TID no comportamento desses dispositivos ao analisar as mudanças em suas curvas características de corrente-tensão. Os dispositivos foram expostos a uma dose total acumulada de 300 krad(Si) proveniente de raios-X de 10 keV. A técnica de Oxidação Local de Silício (LOCOS) é amplamente utilizada para isolar eletricamente os componentes em um circuito integrado. No entanto, o processo possui limitações, como a formação da estrutura conhecida como "bico de pássaro" (bird's beak). Essa protrusão na interface Si/SiO2 aumenta as dimensões laterais do isolamento, prejudica o controle da porta sobre o canal e pode causar correntes de fuga nas bordas, limitando a escalabilidade do dispositivo. Em ambientes extremos, como aplicações aeroespaciais, esse fenômeno agrava o acúmulo de cargas e a formação de armadilhas induzidas por radiação ionizante. Embora o ELT seja uma solução para mitigar esses problemas, ele apresenta características que também podem influenciar o acúmulo de cargas, como uma alta razão de aspecto (W/L), que resulta em uma área maior e, consequentemente, mais espaço para o aprisionamento de cargas. Além disso, o projeto do ELT possui terminais de dreno e fonte assimétricos devido à complexidade de sua modelagem. Os resultados sugerem que o arranjo ELT não oferece tolerância superior à TID em comparação com o arranjo de porta retangular convencional, com base na análise da tensão de limiar, transcondutância e corrente de fuga dos dispositivos.
