# <u>高輝度 LHC-ATLAS 実験のための TGC 検出器新型後段回路</u> 試作機におけるクロック分配と高速通信の性能評価 第31回 ICEPP シンポジウム 2025年2月16日(日)~2月19日(水) 水落永遠(東京大学 ICEPP, M1)

## 1. HL-LHC ATLAS に向けた TGC アップグレード

- ・大型ハドロン衝突型加速器(LHC) ATLAS 実験は、高輝度陽子陽子衝突 のデータを取得し、ヒッグス粒子や標準模型の精密測定を行うと同時 に、新物理の探索を目的としている
- ・ハドロン衝突型加速器において衝突で生じる高レートの事象から興味のあ るデータを効率的に取得するため、トリガーが重要な役割を果たす
- TGC (Thin Gap Chamber) は ATLAS 検出器において、エンドキャップ領 域 (1.05 < |η| < 2.4) のミューオンのトリガーを行う検出器
- ・HL-LHCのトリガー・データ取得システム (TDAQ)の要求に対応するために、 TGC のエレクトロニクスは刷新される (Phase II アップグレード)
  - バンチ交差毎の事象数が増加する高輝度化後も、事象選択性能を維持・向上させる • ハードウェアにより行われる初段トリガーの、10 µs の固定遅延と1 MHz の読み出し

#### クロック再構成試験

- ・オペレーションでは、ジッタークリーナーの入力ソースとして、タイミング信 号から再構成したクロックを用いる
- SL2台を用い、それぞれにクロック分配の基礎的な機能を実装した本番環 境を模したセットアップで、クロックの再構成と評価を行った
- ・オシロスコープを用いた測定で、再構成クロックを入力とした場合でも
  - ・ ジッタークリーナーの出力クロックの周波数が期待する値であること
  - 固定遅延かつ低ジッター (~70 ps) でのクロック分配が実現されていること
  - を確認した





オシロスコープでトリガーとしているTX側のクロックに対する、RX

側で再構成したクロックの位相の遅れ。横軸はRX側のパワーサイク

ルの回数で、固定遅延になっていることが確認できる。

### レートへの仕様変更に対応する • Phase II の TGC エレクトロニクスは、4 種類のボードで構成される: Sector Logic, PS Board, JATHub, TAM





# 2. Sector Logic の第2試作機 Sector Logic (SL)

- バックエンドエレクトロニクスして3つの役割を持つ:
  - 1. トリガー信号の生成(ミューオンの軌跡再構成と運動量推定)
  - 2. 読み出し(検出器のヒットデータとトリガー演算の中間情報)
  - 3. TGC システム内の他のエレクトロニクスの制御とモニタリング
- 大規模FPGAと多数の高速シリアル通信モジュールを搭載
- 加速器のRF信号に由来するタイミング信号を もとに再構成した、陽子バンチ交差に同期し た基準クロックを使用する





#### 40 MHz 再構成クロック

クロック再構成試験のセットアップ。TX側SLはタイミン グ信号を送信するインターフェースを模しており、RX側 では受け取った信号を元にクロックを再構成する

## 4. 高速シリアル通信の性能評価

Integrated Bit Error Ratio Test (IBERT)

・トランシーバーから出力される疑似乱数列をレシーバーで受信し、エラー レートを測定することで、SLの 120本の GTY リンクにおける高速シリアル 通信の安定性を評価

U50の出力40 MHz クロック

 $3.83 \times 10^{14}$ 

16.0

- Pseudo Random bit Sequence 31 (PRBS31) を使用
- オペレーションで使用される通信速度である 9.6 Gbps で主に評価
- より速い通信速度 (14.4-24.8 Gbps) でも試験
- 9.6 Gbps におけるエラーフリーでの動作が必要 (典型的にはビットエラーレート(BER) の上限を10<sup>-15</sup>程度に設定)

#### ビット列を送信 ECUO-Y12 MPO connector Bank(left) ×3 Bank(right) ×3 FireFly TX



J53の出力200 MHzクロック

Delay with std Dev

BERT 試験中の様子。SLをATCAシェルフ に設置し、フロントパネルのMPOアダ プターを接続してリンクを接続する。

数リンクで少数の

エラーが生じる

#### 第2試作機のIBERTの結果(第1試作機の結果とも整合する)

 $< 7.82 \times 10^{-15}$ 

Line rate [Gbps]	Bits	Errors	Bit error ratio (CL: 95%)	result
8.0	$3.03 \times 10^{14}$	0	$< 9.89 \times 10^{-15}$	リンクが正常に確立
9.6	$1.60 \times 10^{15}$	0	$<1.87 \times 10^{-15}$	
14.4	$7.77 \times 10^{14}$	0	$< 3.86 \times 10^{-15}$	

- 1枚のSLが TGC の1/24セクターを担当する
- ・ 第2試作機の設計には、第1試作機で得られた 知見に基づく改良が含まれる e.g.<u>クロック分配構造の改良</u> クロックジッター クリーナー
- 第2試作機の初期動作試験の一環として 以下を実施した:
- クロックジッタークリーナの設定とクロック分配
- 高速シリアル通信の性能評価
- 3. クロックジッタークリーナーの設定とクロック分配
- クロックジッタークリーナー Si5395 はクロックソースから高精度なク ロックを生成し、各ドメインに適切なクロック信号を分配する
- クロック分配構造の改良と素子の変更により、クロックを入力クロッ クに対してゼロディレイで出力、分配できるようになった





今後のSLの最終設計やファームウェアの開発・試験に活用される