ICEPP SYMPOSIUM 2023/2/21 (火)

新型シリコンストリップ検出器を用いた Belle II実験初段トリガーの研究

Study on first-level trigger of the Belle II experiment using upgraded silicon strip detector

> 東京大学大学院 理学系研究科物理学専攻 Kavli IPMU 樋口研 修士2年 島崎奉文



・動機と研究目的

- ・研究手段:シリコンストリップ検出器
- ・TFP-SVDトリガーアルゴリズム
- ・パフォーマンス評価
- ・ファームウェア開発
- Summary

Belle II実験

Belle II実験

- 電子(7GeV)と陽電子(4GeV)ビーム
- Bやτをつくって、CPV, LFV, ダークセクター等の新物理探索

SuperKEKB加速器

・ 大電流 × ナノビーム方式 → 目標ルミノシティ6×10³⁵ cm⁻² s⁻¹
 ※2022/6時点: 4.7×10³⁴ cm⁻² s⁻¹





SuperKEKB



The line to accelerate the electrons or positrons



Belle II検出器

Belle II検出器

7つのサブ検出器で構成

たとえば...

- シリコンストリップ検出器(SVD): ピクセル検出器(PXD)ととも
 に粒子崩壊点を測定
- 中央ドリフトチェンバー(CDC): 粒子飛跡から運動量測定、エネ ルギー損失から粒子同定。
- 電磁カロリメータ(ECL):電子や光子のエネルギーを測定



The Belle II detector





DAQとLevel-1トリガー



トリガーレート将来予測

7 / 31

トリガービット

• 物理イベントに応じたトリガー条件

• ルミノシティに比例させて将来レートを予測

トリガービット	ターゲット	
$B\overline{B}$ CDCTRG	BĒイベント	
$B\overline{B}$ ECLTRG	BĒイベント	$B\overline{B}$ CDCTRG
Low-multi CDCTRG	τやダークセクター	Physics
		Background

・要求値の30 kHzを10 kHzずつに分配
 → Total CDCTRGには20 kHz以下を要求

		現在レート @ $\mathcal{L} = 4 \times 10^{34}$	将来レート @ $\mathcal{L} = 60 \times 10^{34}$
$B\overline{B}$ CDCTRG		1.9 kHz	28.7 kHz
	Physics	-	7.0 kHz (24%)
	Background	-	21.7 kHz (76%)
_ow-multi CDCTRG		1.7 kHz	25.3 kHz
	Physics	-	5.7 kHz (23%)
	Background	-	19.6 kHz (77%)
Fotal CDCTRG		3.6 kHz	54.0 kHz

※ルミノシティ L の単位: cm⁻²s⁻¹

※PhysicsレートとBackgroundレートの内訳は、2022/6のデータから推定

- ・現状、CDCトリガーレート > 20 kHz
- ・ バックグラウンドレートの90%程度の削減が必要

Off-IP(Interaction Point)粒子

- ビーム衝突点外で発生し、検出器に飛跡を残すバックグラウンド粒子
- ・軌道を逸れたビームや低運動量の粒子がパイプ壁面と衝突 →電磁シャワー
- 粒子生成点で識別 → CDCトリガーの分解能に限界





C. Kiesling. B2GM, October 2021.

Backgroundレートへの寄与

フェイクトラック

- 多数のノイズヒットが重なることで構成される
 飛跡
- ・On-IPトラックと認識されるとフェイクトリ ガー



Ping Ni. Upgrade of Two Dimensional Track Trigger on Central Drift Chamber aimed for Belle II Targeted Luminosity, 2022.



・Off-IP粒子とフェイクトリガーの影響を抑制できる新しいトリガーシステムを開発し、目標ルミノシティにおいてもCDCトリガーレートを20kHz以内に収める



・動機と研究目的

- ・研究手段:シリコンストリップ検出器
- ・TFP-SVDトリガーアルゴリズム
- ・パフォーマンス評価
- ・ファームウェア開発
- Summary

シリコンストリップ検出器(SVD)

Double-Sided Silicon Detector (DSSD) センサー

- ・最内層にある6層からなるVXD検出器のレイヤー3~6
- 両面に直交してストリップが張ってあり、
 2次元情報を高精度に取得可能
- Nストリップ: z方向、Pストリップ: φ方向





Thin Fine-Pitch SVD (TFP-SVD)

TFP-DSSDセンサー

- 新型SVDとして開発中
- 物質量の低減とストリップピッチの狭小化

SNAP128

- TFP-SVD用に開発中の読み出しASIC
- トリガー用信号は、何本かのストリップをORしたバイナリデータを出力 試作品では128本のOR(位置情報の単位は約1cm)

現行SVDとTFP-SVDの仕様

	Current SVD	TFP-SVD
センサー厚	300 - 320 µm	140 µm
Pストリップのピッチ	75 µm	75 µm
Nストリップのピッチ	160 - 240 µm	80 µm
サンプリングレート	32 MHz	127 MHz
トリガー信号出力	×	0





TFP-SVDトリガー

- ・効率的なバックグラウンド粒子の除去を目指し、 TFP-SVDを使ったトラックトリガーを開発する
- CDCトリガーと組み合わせて、現在のレートを抑制





 ・ジオメトリは現行SVDと同じものを仮定
 ・ORするストリップ本数は128の他に、64も検討 128本のOR: 128-cell(1cm)、64本のOR: 64-cell(0.5cm)

Nストリップのセル: N-cell, Pストリップのセル: P-cell

Beam(z) axis



- ・動機と研究目的
- ・研究手段:シリコンストリップ検出器
- ・TFP-SVDトリガーアルゴリズム
- ・パフォーマンス評価
- ・ファームウェア開発
- Summary

TFP-SVDトリガーアルゴリズム

トリガーアルゴリズム

- On-IP粒子の飛跡(Track)の可能なパターンをテーブル化
- ルックアップテーブルとして使用し、実際に得られるヒットパターンと比較することでOn-IP粒子を識別



テーブルの生成

モンテカルロシミュレーションによってOn-IPトラックを収集

パラメータ	設定値
イベント数	(128-cell) 1,000,000 (64-cell) 20,000,000
粒子	μ^{\pm}
生成点 (x,y,z)	$(x, y, z) = (0 \operatorname{cm}, 0 \operatorname{cm}, 0 \operatorname{cm})$
運動量 p	$0.2 \text{ GeV}/c \le p \le 3.0 \text{ GeV}/c$
極角 θ	$0^{\circ} \le \theta < 180^{\circ}$
方位角 ϕ	$0^\circ \le \phi < 360^\circ$

トラック表現

アルゴリズムの種類

・ 使用するセルの種類によって3パターンのアルゴリズムを検討

	N-cellのみ	P-cellとN-cell両方
128-cell	N-128アルゴリズム	PN-128アルゴリズム
64-cell	-	PN-64アルゴリズム



N-128アルゴリズム

- センサーヒットのz座標を活用
- リングセル:Nセルを円形につないだもの、ジオメトリ全体で168個存在
- ・ 粒子飛跡は4つリングセルの組み合わせで表現

PN-128(64)アルゴリズム

- フェイクトラック抑制のため、Pセルも活用
- 128(64)セルは、ジオメトリ全体で3096(6192)個存在
- 4つのPセルと4つのNセルの組み合わせで飛跡を表現



トリガー条件

- 実際のランダムなセンサーヒットの中に
 テーブルのパターンがあるかを探索
- ヒットが欠落する可能性を考慮して、3種類のトリガー条件を検証

Fullマッチング	4層すべてを使った比較
3/4-allθマッチング	4層中任意の3層を使った比較
3/4-selected 8マッチング	センサー不感領域のあるθで該当する レイヤーを抜いた3層を使った比較





テストケース

- 3つのテストケースでパフォーマンスを評価
- トリガーレート20kHzの制限を踏まえ以下の目標を設定

テストケース	内容	目標値
トリガー効率	IP(<i>z</i> = 0)で粒子を生成 正しくOn-IP粒子をトリガーする効率を検証	トリガー効率 ≥ 95%
Off-IP粒子識別力	いろいろな点(−10 ≤ z ≤ 10)で粒子を生成 Off-IP粒子識別力を検証	粒子選択領域(※): z < 5cm ※トリガー効率 < 99%となる領域
フェイクトリガー	ビームバックグラウンドの主要なコンポーネント 粒子を生成 ランダムなヒットパターンが偶然テーブルのパ ターンと一致する確率を検証	フェイクトリガー確率 ≤ 10%

センサーヒット信号サンプルの生成

- シミュレーションでヒット信号のサンプルを生成し、
 アルゴリズムを適用
- ビームバックグラウンドのコンポーネント

Touschek散乱、Coulomb散乱、Bremsstrahlung、 二光子過程、放射Bhabha散乱









- ・動機と研究目的
- ・研究手段:シリコンストリップ検出器
- ・TFP-SVDトリガーアルゴリズム
- ・パフォーマンス評価
- ・ファームウェア開発
- Summary

Case1の結果:トリガー効率(目標値:>95%)

- N-128アルゴリズムのトリガー効率
- ●: Fullマッチング、トリガー効率は約90%
 センサー不感領域のあるθでトリガー効率が下落
- ●: 3/4-all θマッチング、トリガー効率は約98%
 センサー不感領域をカバー
- ●: 3/4-selected θマッチング、トリガー効率は約96%
 センサー不感領域を凡そカバー
- PN-128, PN-64アルゴリズムも同様の傾向

平均トリガー効率 ($p_T \ge 0.2 \text{GeV}/c$)

	Full	3/4-all <i>θ</i>	$3/4$ -selected θ
N-128	× 90.5 %	O 98.4 %	O 95.7 %
PN-128	× 89.8 %	O 97.9 %	▲ 94.8 %
PN-64	× 89.9 %	O 97.3 %	▲ 94.2 %

N-128のトリガー効率と極角θの関係



• 以降、 3/4-all θ matchingと3/4-selected θ matchingのみ考える。

Case2の結果: Off-IP粒子識別力 (目標値: |z| < 5 cm)

$3/4-all \theta$ マッチングと3/4-selected θ マッチング条件の粒子選択領域

	3/4-all <i>θ</i>	3/4-selected <i>θ</i>
● N-128	× -5.9 cm $< z < 6.9$ cm	× −3.9cm < z < 5.1cm
PN-128	○ −4.3cm < <i>z</i> < 4.3cm	○ −3.3cm < <i>z</i> < 3.3cm
PN-64	○ −2.1cm < <i>z</i> < 2.3cm	○ −1.7cm < <i>z</i> < 1.7cm



• PN-128とPN-64が要求値(|z| < 5cm)を満たした





Case3の結果:フェイクトリガー確率(目標値:<10%)

- ・ CDCトリガーの時間幅は60ns
- TFP-SVDトリガーのトリガー判定は7.87ns間隔
- ・ CDCトリガーと組み合わせるときには、8フレームのORを使用





• 各アルゴリズムのフェイクトリガー確率

	3/4-all <i>θ</i> マッチング	3/4-selected <i>θ</i> マッチング
N-128	× 94.6 %	× 35.8 %
PN-128	× 35.8 %	O 5.6 %
PN-64	× 18.2 %	O 3.1 %

PN-128とPN-64の3/4-selected θが要求値(< 10%)を満たした



- 3/4-selectedの条件がバックグラウンド除去力の目標値を達成
- このTFP-SVDトリガーを組み合わせることで、CDCのバックグラウンドレートはフェイクトリガー 確率に減少

3/4-selected θ マッチング条件でTFP-SVDトリガーを組み合わせた時のトリガーレート @ルミノシティ $\mathcal{L} = 6 \times 10^{35} \text{ cm}^{-2} \text{ s}^{-1}$

Þ	リガービット	No TFP-SVDトリガー	PN-128アルゴリズム	PN-64アルゴリズム
То	tal CDCTRG	54.0 kHz 15.0 kHz 14.0		14.0 kHz
	Physics	12.7 kHz		
	Background	41.3 kHz	2.3 kHz	1.3 kHz
※Physicsレートは12.7kHzで固定 ※適用したフェイクトリガー確率はPN-128:5.6% PN-64:3.1%				

・ PN-128, PN-64を組み合わせることでトリガーレートは目標値の20kHzを下回ることが期待できる



・動機と研究目的

- ・研究手段:シリコンストリップ検出器
- ・TFP-SVDトリガーアルゴリズム
- ・パフォーマンス評価
- ・ファームウェア開発
- Summary

・以下の二つを通して、TFP-SVDトリガーの実現可能性を確認する ◆トリガーアルゴリズムのファームウェアへの実装 ◆トリガーシステム全体の構成の検討

全体のセットアップ

- FEからGDLまでの構成案
- 3096個のFEを順番にシリアライズしてコアロジックボードへ



ファームウェア実装

FPGA実装

- 本研究では、PN-128のFullマッチング条件と3/4-allθマッチング条件を対象とした
- ・ どちらも1つのFPGAに収まった



動作テスト

- ・3つのテストケースのヒット信号サンプル(2000イベント)を同じFPGAのBRAMに格納
- 127MHzのクロックに合わせて信号を抽出し、ロジック回路に入力
- シミュレーションで得られた結果を再現することを確認した
- いずれのトリガー条件も、遅延時間 < 100ns

- ・コアロジック以外の部分も含めて、TFP-SVDトリガーシステム全体の構成を検討
- TFP-SVDトリガーシステムの遅延時間の見積もりは3.5µsで要求を満たす

Level-1トリガーシステムへの要求





- ・動機と研究目的
- ・研究手段:シリコンストリップ検出器
- ・TFP-SVDトリガーアルゴリズム
- ・パフォーマンス評価
- ・ファームウェア開発
- Summary

Summary

結論

- On-IPトラックの可能なパターンをテーブル化しヒット信号との比較を行う3種類のアルゴリズムを考案した
- 3/4-selectedθマッチング条件がバックグラウンド除去力に関して目標値を達成した
- PN-128アルゴリズムのファームウェアへの実現可能性を確認した
- ・以上から、トリガーレート抑制におけるTFP-SVDトリガー(PN-128)の有効性を確認した

3/4-selected θ マッチング条件でのパフォーマンス

	トリガー効率	粒子除去領域	フェイクトリガー確率
N-128	O 95.7 %	× <i>z</i> < −3.9cm, <i>z</i> >5.1cm	× 35.8 %
PN-128	▲ 94.8 %	O $z < -3.3$ cm, $z > 3.3$ cm	O 5.6 %
PN-64	▲ 94.2 %	○ <i>z</i> < −1.7cm, <i>z</i> >1.7cm	O 3.1 %

今後の展望

- トリガー効率の更なる向上のため、TFP-SVDのレイヤー数を増やすことで、より多くのヒットの欠落を許容する アルゴリズムを検討
- 更なるバックグラウンド除去力のため、より小さなセル(32-cell, 16-cell)、CDCとのφマッチング等のアイデアを 検討
- センサージオメトリやSNAP128の設計に関して、TFP-SVD開発プロジェクトにフィードバック
- PN-64アルゴリズムの実装可能性を確認

BACK UP

シングルビームバックグラウンド

タウシェック散乱	ビームバンチ内での粒子同士の散乱によって軌道を外れた粒子がビームパイプでシャ ワーを発生。ビームカレントの2乗に比例、ビームサイズとビームエネルギーに反比例
ビームガス散乱	ビーム粒子とビームパイプ内残留ガスとの間の散乱。クーロン散乱によって軌道を外れ るか、制動放射によって運動量の低い粒子を生成。ビームカレントの2乗に比例
シンクロトロン放射	ビームが磁場によって曲げられる際に放射光を出す。ビームエネルギーの2乗と磁場の2 乗に比例

ルミノシティバックグラウンド

二光子過程	$e^-e^+ \rightarrow e^-e^+e^-e^+$ の過程で生成される低運動量の電子陽電子。ルミノシティに比例
放射Bhabha散乱	$e^-e^+ \rightarrow e^-e^+\gamma$ の過程で生成された光子が下流の物質と相互作用することで電磁シャワーを発生。ルミノシティに比例



トリガービット条件

トリガー条件

Trigger bit	Trigger condition		
	$\{CDC \ 2D \ track \ge 3 \ AND \ CDC \ 3D \ track \ge 1\}$		
$p\bar{p}$ CDCTPC	OR		
DD CDCING	$\{CDC \ 2D \ track \ge 2 \ AND \ CDC \ 3D \ track \ge 1$		
	AND Angle between CDC tracks $\geq 90^{\circ}$ AND Bhabha veto}		
	$\{ECL cluster \ge 3 AND Bhabha veto at the end-cap\}$		
$B\bar{B}$ ECLTRG	OR		
	$\{ECL energy \ge 1 \text{ GeV AND Bhabha veto}\}$		
Low-multi CDCTRG CDC 3D track ≥ 1 AND Momentum $\geq 0.7 \text{GeV}/c$ AND F			

※いずれもInjection beam backgroundのvetoを含む ※Bhabha vetoは以下

- $165^{\circ} < \Sigma \theta_{\rm CM} < 190^{\circ}$
- $160^\circ < \Delta \phi_{\rm CM} < 200^\circ$
- $E_0 > 3 \text{ GeV}$ (CM) AND $E_1 > 3 \text{ GeV}$ (CM) AND ($E_0 > 4.5 \text{ GeV}$ (CM) OR $E_1 > 4.5 \text{ GeV}$ (CM))

Bhabha veto

但し、 $\Sigma \theta_{CM}$ は2つのECLクラスターの θ の和 $\Delta \phi_{CM}$ は2つのECLクラスターの ϕ の差 E_0, E_1 はECLクラスターのエネルギー





0 1 1 1 0 0 0 0 Binary output

SNAP128:セルフトリガー信号







(SELFTRG_UPPER + SELFTRIG) clock

36 / 31

テーブルの生成

- Extraction of one-way track
- Extraction of cell patterns from hit cluster
- Deduplication



N-128アルゴリズムの実装

N-128アルゴリズム

- N-cellを円形につなげたものをRing-cellと定義
- 168個のRing-cellに対応した長さ168のビット列でトラックを表現
- φ方向の情報を活用するため、最外層を16のセクションに分割



 $00000010 \cdots 010 \cdots 010 \cdots 010 \cdots 000$

116th bit

6th bit

Encoded online hits

Oth bit

38 / 31



PN-128, PN-64アルゴリズム

- P-cellとN-cell両方を使用
- PN-128の場合、3096個のCellに対応した長さ3096のビット列でトラックを表現
- PN-64の場合、6192個のCellに対応した長さ6192のビット列でトラックを表現



TFP-SVDトリガー条件

• テーブルのパターンの`1'があるビットを比較

00110110…011…010…110…011 実際のヒットはランダムに`1'が立つ

00000010…010…010…010…000 テーブルのパターン

Fullマッチング条件 if (bits^{online} AND bits^{table}) == bits^{table} then sub-trigger = 1 else sub-trigger = 0

3/4-all*θ*マッチング条件

if	If $\left\{ \left(\text{bits_wo3}^{\text{online}} \text{ AND } \text{bits_wo3}_{j}^{\text{table}} \right) = \text{bits}_{j} \right\}$	$\operatorname{s_wo3}_{j}^{\operatorname{table}}$
	OR $\left\{ \left(\text{ bits_wo4}^{\text{online}} \text{ AND } \text{ bits_wo4}_{j}^{\text{table}} \right) = \right\}$	$= \operatorname{bits_wo4}_{j}^{\operatorname{table}} $
	OR $\left\{ \left(\text{bits_wo5}^{\text{online}} \text{ AND } \text{bits_wo5}_{j}^{\text{table}} \right) = \right\}$	$= \text{bits_wo5}_j^{\text{table}} $
	OR $\left\{ \left(\text{ bits_wo6}^{\text{online}} \text{ AND } \text{ bits_wo6}_{j}^{\text{table}} \right) = \right\}$	$= \text{bits_wo6}_j^{\text{table}} $ then
	sub-trigger = 1	
els	else	
	sub-trigger = 0	

3/4-selected θ マッチング条件

if $\theta \in \text{Low-efficiency } \theta$ region of layer <i>n</i> then				
if (bits_won ^{online} AND bits_won _j ^{table}) == bits_won _j ^{table} then				
sub-trigger = 1				
else				
sub-trigger = 0				
else				
Full matching condition Eq. (4.1)				



Table 6.3: Fake trigger probability per frame of each trigger algorithm and each trigger condition

	$3/4$ -all θ matching	$3/4$ -selected θ matching
N-128	51.0%	8.4%
PN-128	10.8%	1.6%
PN-64	5.2%	0.9%

Table 6.4: Fake trigger probability per 8 frame of each trigger algorithm and each trigger condition

	$3/4$ -all θ matching	$3/4$ -selected θ matching
N-128	94.6%	35.8%
PN-128	35.8%	5.6%
PN-64	18.2%	3.1%

	No latch	Latch for one frame	Latch for two frames
P-cells of layer 3	7.03%	11.2%	14.8%
N-cells of layer 3	2.94%	4.84%	6.49%
P-cells of layer 4	4.32%	7.54%	10.5%
N-cells of layer 4	1.25%	2.13%	2.93%
P-cells of layer 5	4.05%	7.24%	10.2%
N-cells of layer 5	1.07%	1.84%	2.55%
P-cells of layer 6	3.14%	5.75%	8.20%
N-cells of layer 6	0.74%	1.29%	1.80%
P-cells of all layers	3.92%	6.92%	9.70%
N-cells of all layers	1.10%	1.88%	2.59%
Total	2.04%	3.56%	4.96%

Table 5.4: 128-cell hit occupancy in each layer at the design luminosity of $\mathcal{L} = 8.0 \times 10^{35} \,\mathrm{cm}^{-2} \mathrm{s}^{-1}$

Table 5.5: 64-cell hit occupancy in each layer at the design luminosity of $\mathcal{L} = 8.0 \times 10^{35} \,\mathrm{cm}^{-2} \mathrm{s}^{-1}$

	No latch	Latch for one frame	Latch for two frames
P-cells of layer 3	3.92%	6.37%	8.49%
N-cells of layer 3	1.58%	2.64%	3.57%
P-cells of layer 4	2.35%	4.15%	5.85%
N-cells of layer 4	0.66%	1.13%	1.57%
P-cells of layer 5	2.18%	3.94%	5.62%
N-cells of layer 5	0.57%	0.98%	1.37%
P-cells of layer 6	1.66%	3.07%	4.41%
N-cells of layer 6	0.39%	0.69%	0.96~%
P-cells of all layers	2.11%	3.77%	5.33%
N-cells of all layers	0.59%	1.01%	1.39%
Total	1.09%	1.93%	2.71%

7ェイクトリガー確率のFullと3/4-allの差について				
			Lay3 P-side	
PN-128アルゴリズムのフェイクトリガー確率(1)	フレームあたり)		Lay3 N-side	
	4 layers matching	3/4 layers matching	Lay4 P-side	
8ns (per one frame)	0.67%		Lay4 N-side	
60ns (taken OR of 8 frames)	2.44%	35.84%	Lay5 P-side	
1. チップ数の数だけ1から数字が入って	いる		Lay5 N-side	
2. 8個の箱から一つずつ数字を取り出し、並べて数字のペアを作る				
 3. これを88,553回繰り返し、数字のペプ (88,553)(1)= 2007-01000000000000000000000000000000000	Pのリストを作り、これを **	をテーブルとする。	Lay6 N-side	

- 4. 再度、それぞれの箱から取り出してペアを作り、それがテーブルのパターンと一致するかを判定する。 但し、一回の試行で、それぞれの箱から取り出す数は下表の赤まるで囲ったchip occupancyに相当する枚数とする。 これを1万回繰り返す。
- 5. テーブルのパターンの一致判定を、8個の数字のペアの完全一致と、そのうちの6個の数字の部分一致の二つの条件で行う。 但し、部分一致の時にマスクする2個は同じレイヤーの数字とする。 例)レイヤー3をマスクするなら数字のペアは [X, X, 84, 190, 77, 2, 220, 91] (Xは任意) として扱う
- 6. 結果は、完全一致: 0.1%、部分一致: 1.78%



Table 5.7: Chip hit occupancy at a luminosity of $\mathcal{L} = 8.0 \times 10^{35} \,\mathrm{cm}^{-2} \mathrm{s}^{-1}$

	No extension	Extension by one frame	Extension by two frames
P-side of layer 3	7.03%	11.2%	14.8%
N-side of layer 3	2.94%	4.84%	6.49%
P-side of layer 4	4.32%	7.54%	10.5%
N-side of layer 4	1.25%	2.13%	2.93%
P-side of layer 5	4.05%	7.24%	10.2%
N-side of layer 5	1.07%	1.84%	2.55%
P-side of layer 6	3.14%	5.75%	8.20%
N-side of layer 6	0.74%	1.29%	1.80%
P-side of all layers	3.92%	6.92%	9.70%
N-side of all layers	1.10%	1.88%	2.59%
Total	2.04%	3.56%	4.96%



ロジック回路 – 波形整形回路 –





			0 1	2	3
Name	Value	15	0.000 ns	200.000	ns 250.000 ns
UCLKGTH_GC_P	0				
U CLKGTH_GC_N	1				
V V INPUT[0:0]	0	0			
18 [0]	0				
V V input_reg_1[0:0]	0	0			
1 6 [0]	0				
V V input_reg_2[0:0]	0	0			
16 [0]	0				
V V OUTPUT[0:0]	0	0		1	
18 [0]	0				



Signals of all layers and both sensor sides in frame 2

ロジック回路 – 比較回路 Full –



ロジック回路 – 比較回路 3/4-allθ –







- ビームバックグラウンドはφ方向ランダムにセンサーを鳴らすと考えられる
- *r* − φ平面で分割すると、

IPから飛来するシグナル粒子は同じセクションにヒット

BG粒子が同じセクションにヒットを作る割合は小さいと期待できる 同一セクション内の シグナルトラック CDC TFP-SVD TFP-SVDトリガー単独 では拾うが・・・ 同じセクションに CDCヒットなし